Circuíto integrado modular para la síntesis digital de señales de reloj libre de programación
El presente artículo trata de la implementación de un circuito sintetizador de frecuencias (generador de señales de reloj) como parte de un proyecto que se lleva a cabo en Philips Semiconductores. El circuito fue implementado utilizando herramientas de diseño digital tales como Lenguaje HDL (Verilog...
| Autor Principal: | Medrano, Guillermo Isaac |
|---|---|
| Formato: | info:eu-repo/semantics/article |
| Idioma: | spa |
| Publicado: |
Editorial Universidad Don Bosco
2015
|
| Materias: | |
| Acceso en línea: |
Medrano, G. (2005). Circuito integrado modular para la síntesis digital de señales de reloj libre de programación. Revista Científica, (6), pp. 71-78. |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
| Sumario: |
El presente artículo trata de la implementación de un circuito sintetizador de frecuencias (generador de señales de reloj) como parte de un proyecto que se lleva a cabo en Philips Semiconductores. El circuito fue implementado utilizando herramientas de diseño digital tales como Lenguaje HDL (Verilog) y Sintetizadores de Circuito (Ambit). Al final del artículo se presenta una comparación entre el sistema propuesto y las soluciones convencionales. El circuito fue implementado hasta la fase simulación pos-síntesis (específicamente Generación de Prueba y Simulación de Fallas). |
|---|