Diseño de un sistema de transmisión/recepción basado en OFDM para comunicaciones PLC de banda ancha
En el presente trabajo se realizó el diseño en hardware de una arquitectura de un sistema de transmisión-recepción de banda ancha orientado a comunicaciones por las redes eléctricas (power line communications, PLC), basado en el esquema de modulación FFT-OFDM e inspirado en el modelo de capa física...
| Autor Principal: | Mitacc Meza, Edward Máximo |
|---|---|
| Formato: | Tesis de Licenciatura |
| Idioma: | Español |
| Publicado: |
Pontificia Universidad Católica del Perú
2014
|
| Materias: | |
| Acceso en línea: |
http://tesis.pucp.edu.pe/repositorio/handle/123456789/5226 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
| Sumario: |
En el presente trabajo se realizó el diseño en hardware de una arquitectura de
un sistema de transmisión-recepción de banda ancha orientado a comunicaciones por
las redes eléctricas (power line communications, PLC), basado en el esquema de
modulación FFT-OFDM e inspirado en el modelo de capa física del estándar IEEE
1901. La arquitectura fue descrita mediante lenguaje de descripción de hardware
VHDL, para su posterior implementación en un dispositivo FPGA.
El sistema diseñado consta de dos módulos principales: el transmisor y el
receptor. El primero se encarga de generar una señal OFDM a partir de una trama de
entrada de 4096 bits, mientras que el segundo realiza el proceso inverso, es decir,
decodifica una trama de 4096 bits a partir de una señal OFDM recibida. Para los
procesos de modulación y demodulación, se emplean núcleos de IFFT y FFT de 4096
puntos, y se utiliza el esquema QPSK para la codificación de cada una de las
subportadoras. Asimismo, ambos módulos, transmisor y receptor, cuentan con
mecanismos de codificación y corrección de errores, a fin de reducir la propagación de
los mismos en los paquetes de datos transmitidos.
La descripción en VHDL del sistema de transmisión-recepción diseñado fue
sintetizada, utilizando las herramientas del software ISE 14.4 de Xilinx®, para el
dispositivo FPGA Spartan-6 XC6SLX45. Entre los resultados obtenidos, destaca que la
máxima frecuencia de operación alcanzada por el sistema es de 107,68 MHz.
Asimismo, en simulaciones realizadas de la operación del sistema en presencia de
modelos de ruido periódico síncrono y ruido periódico asíncrono, se obtuvieron cero
errores para valores de SNR mayores a 11 dB. |
|---|