Diseño de un circuito integrado CMOS que varía la impedancia del receptor de un enlace inductivo de una interfaz neuronal implantada
El presente trabajo de tesis consiste en el diseño de un circuito integrado CMOS que varía la impedancia del receptor de un enlace inductivo para una interface neuronal implantada con el fin de generar una variación de voltaje en el circuito emisor de esta. Este diseño se basó básicamente en la conm...
| Formato: | Tesis de Licenciatura |
|---|---|
| Idioma: | Español |
| Publicado: |
Pontificia Universidad Católica del Perú
2016
|
| Materias: | |
| Acceso en línea: |
http://tesis.pucp.edu.pe/repositorio/handle/123456789/6643 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
| Sumario: |
El presente trabajo de tesis consiste en el diseño de un circuito integrado CMOS que varía la impedancia del receptor de un enlace inductivo para una interface neuronal implantada con el fin de generar una variación de voltaje en el circuito emisor de esta. Este diseño se basó básicamente en la conmutación de valores de condensadores para generar la variación de voltaje en el emisor mediante la activación o desactivación de transistores los cuales funcionan como llave. A la entrada de estos transistores se implantaron unos buffer, los cuales mejoran la transición de voltaje y los tiempos de propagación de las señales.
Se realizó el diseño del esquemático del circuito así como el diseño del layout mediante el software EDA (ElectronicDesignAutomation) CADENCE.
El esquemático fue desarrollado considerando dispositivos de la tecnología denominada AMS0.35. Esta tecnología pertenece a la compañía AMS y permite la fabricación de transistores MOSFET con canales de 350 nm de longitud mínima.
Para la elaboración del layout se utilizó la herramienta Layout XL de Cadence y se utilizó la herramienta ASSURA para validar cada uno de los bloques. En el diseño de los layout se corroboro el uso de las reglas de diseño con la herramienta DRC (Design Rule Check), la equivalencia entre el esquemático y el layout con la herramienta LVS (Layout Versus Schematic) y finalmente la extracción de elementos parásitos usando la herramienta Assura QRC.
Se convalido el funcionamiento del circuito y el cumplimiento de los requerimientos mediante simulaciones. Los resultados más destacables son los de potencia en el cual obtuvimos un valor de 167.2uW, juntos con los resultados de modulación teniendo 4 bits o 16 números para realizar la conmutación y así poder tener 16 amplitudes diferentes en el emisor, los tiempos de propagación obtenidos de 618.5ps y 660ps.El área total del circuito modulador fue de 0.0942mm2. |
|---|