Diseño de un amplificador operacional clase AB en tecnología CMOS
En el presente trabajo de tesis, se desarrolla el diseño de un amplificador operacional - bloque fundamental en sistemas integrados en chip - en base a dispositivos de una tecnología CMOS cuya longitud de canal mínima es 0,35 μm. El diseño se orienta al uso del amplificador como buffer de salida en...
| Autor Principal: | Castillo Messa, Luis Enrique del |
|---|---|
| Formato: | Tesis de Licenciatura |
| Idioma: | Español |
| Publicado: |
Pontificia Universidad Católica del Perú
2012
|
| Materias: | |
| Acceso en línea: |
http://tesis.pucp.edu.pe/repositorio/handle/123456789/1206 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
| Sumario: |
En el presente trabajo de tesis, se desarrolla el diseño de un amplificador operacional
- bloque fundamental en sistemas integrados en chip - en base a dispositivos
de una tecnología CMOS cuya longitud de canal mínima es 0,35 μm. El diseño se
orienta al uso del amplificador como buffer de salida en canales de acondicionamiento
de señales médicas. Con la finalidad de aprovechar al máximo la tensión
de alimentación disponible se eligió una etapa de salida del tipo rail to rail. Para
conducir las cargas externas de manera eficiente y minimizando efectos de distorsión de cruce por cero se adoptó un esquema clase AB para la operación de la
etapa de salida.
El procedimiento de diseño propuesto permite analizar conjuntamente especificaciones
de consumo, ruido, ancho de banda y offset de tal forma que para
un conjunto de valores de esas especificaciones, es posible determinar si es posible
o no alcanzarlas, y en el caso afirmativo, calcular las dimensiones de los
transistores y capacitores y las corrientes de polarización. Este procedimiento de
diseño está basado en el modelo del transistor MOSFET conocido como Advanced
Compact Mosfet (ACM), el cual posee ecuaciones que son válidas en todos los
regímenes de inversión del transistor.
De acuerdo con los resultados de simulación, el circuito alcanza las siguientes especificaciones
en el caso típico de parámetros tecnológicos a 27oC: Margen de fase
de 83o con una carga capacitiva de 50pF, frecuencia de ganancia unitaria 650KHz,
consumo de corriente de 13 μA, ruido rms de 67 μV. La desviación estándar del
offset referido a la entrada es de 3mV. El voltaje de alimentación nominal será de
3,3V, sin embargo el desempeño del circuito fue comprobado también con una
tensión mínima de 2,7V. |
|---|