Diseño, Desarrollo e implementación de filtros digitales para eliminar ruido de la red electrica en circuitos electrónicos, utilizando la FPGA SPARTAN 3E y LABVIEW para el laboratorio de procesamiento digital de señales.
por: Castillo Calderón, Javier Alejandro
Publicado: (2013)
Implementación de una arquitectura para un filtro morfológico de imágenes digitales en escala de grises en un FPGA de Altera
| Autor Principal: | Vitella Espinoza, Jordán Giacomo |
|---|---|
| Formato: | Tesis de Licenciatura |
| Idioma: | Español |
| Publicado: |
Pontificia Universidad Católica del Perú
2011
|
| Materias: | |
| Acceso en línea: |
http://tesis.pucp.edu.pe/repositorio/handle/123456789/283 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|